EPM5130GI vs EPM5130LC Comparaison
Comparaison détaillée côte à côte de EPM5130GI par Altera et EPM5130LC par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM5130GI | EPM5130LC |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $16,20 | $15,60 |
| Device Family | MAX 5000 | — |
| Architecture | EPLD (Erasable Programmable Logic Device), UV-erasable | — |
| Macrocells | 128 | 128 |
| Logic Array Blocks (LABs) | 8 | 8 |
| Interconnect | Programmable Interconnect Array (PIA) | — |
| Dedicated Inputs | 19 | 19 |
| Total Inputs | 68 | — |
| I/O Pins | 48 | — |
| Propagation Delay (tPD) | 55 ns | 55 ns |
| Maximum Clock Frequency (fMAX) | 33.3 MHz | — |
| External Clock Pins | 1 | — |
| Process Technology | CMOS | CMOS (0.7 um EPROM) |
| Tension d'alimentation | 5 V | — |
| Boîtier | Ceramic Pin Grid Array (PGA), windowed | JLCC-68 (J-Lead Ceramic Chip Carrier) |
| Température de fonctionnement | -40C to +85C (industrial) | [DATA_NEEDED: commercial/industrial/military grade] |
| Statut RoHS | [DATA_NEEDED: RoHS status] | Non-compliant (ceramic JLCC, contains lead) |
| Programming Method | UV erasure + EPROM programming | — |
| Series | — | MAX 5000 |
| Family | — | MAX 5000 (EPM51xx) |
| User I/O Pins | — | 48 |
| Total Inputs (Dedicated + I/O) | — | 68 |
| Maximum Internal Clock Frequency | — | 50 MHz |
| Global Clock Inputs | — | 1 |
| Configuration Technology | — | UV-Erasable / OTP EPROM |
| Supply Voltage (VCC) | — | 4.5 V to 5.5 V |
| I/O Standard | — | TTL-compatible |
| Type de montage | — | Surface Mount |