EPM5130WC-1 vs EPM5130JC-1 Comparaison

Comparaison détaillée côte à côte de EPM5130WC-1 par Intel et EPM5130JC-1 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5130WC-1 EPM5130JC-1
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $85,00 $9,25
Series MAX 5000 —
Manufacturer Altera (now Intel) —
Device Type CPLD (Complex Programmable Logic Device) —
Macrocell Count 128 —
Logic Array Blocks Multiple LABs (per MAX 5000 architecture) —
Propagation Delay (tpd) 40 ns —
Fréquence d'horloge maximale 50 MHz —
Erasure Method UV (ultraviolet, windowed package) —
Process Technology CMOS EPROM CMOS
User I/O Pins Up to 100 —
Package Type 100-pin Ceramic QFP (Windowed) —
Température de fonctionnement [DATA_NEEDED: operating temperature range] 0C to +70C (commercial)
Tension d'alimentation [DATA_NEEDED: VCC nominal] —
Programmable Yes (UV-erasable, non-volatile) —
Logic Family MAX 5000 (Altera) —
Configuration Memory EPROM (on-chip) —
Type de montage Surface Mount Surface Mount
Statut RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS compliance]
Product Type — CPLD (Complex Programmable Logic Device)
Family — MAX 5000
Usable Gates — 2,500 gates
Macrocells — 128
Logic Array Blocks (LABs) — 8
Maximum Operating Frequency — 62.5 MHz
Propagation Delay (tPD) — 40 ns
Supply Voltage (VCC) — 5 V
Dedicated Inputs — 19
I/O Pins — 80
Boîtier — 84-pin PLCC (J-lead)
Programming Technology — UV-erasable EPROM (quartz window)
External Clock Pins — 1 global clock

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis