EPM5192AGC84-20 vs EPM5192AJI84-15 Comparaison

Comparaison détaillée côte à côte de EPM5192AGC84-20 par Altera et EPM5192AJI84-15 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192AGC84-20 EPM5192AJI84-15
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $41,20 $27,80
Product Type Complex Programmable Logic Device (CPLD) UV-Erasable / OTP Complex PLD
Family MAX 5000 —
Macrocells 192 192
User I/O Pins 64 84
Dedicated Inputs 7 —
Logic Gates (typical) [DATA_NEEDED: typical gate count] —
Maximum Clock Frequency (fMAX) 66.7 MHz —
Pin-to-Pin Delay (tPD) 20 ns —
Speed Grade -20 —
Boîtier 84-pin Ceramic Pin Grid Array (CPGA, WPGA) —
Package Code WPGA —
Erasure Method UV-Erasable (with OTP window) —
Process Technology CMOS CMOS EPROM (UV-erasable)
Operating Temperature Grade Commercial —
Tension d'alimentation [DATA_NEEDED: VCC range] —
I/O Standard 5V CMOS / TTL compatible —
Statut RoHS [DATA_NEEDED: RoHS compliance] unknown
Type de montage Through-Hole (Pin Grid Array socket) Through-Hole (SMD socket-compatible)
Device Family — MAX 5000 EPLD
Logic Array Blocks (LABs) — 16
Propagation Delay (tPD) — 15 ns
Supply Voltage (VCC) — 4.5 V to 5.5 V (nominal 5 V)
Package Type — 84-pin JLCC (J-Leaded Ceramic Chip Carrier) with quartz window
Température de fonctionnement — -40 °C to +85 °C (Industrial, 'I' suffix)
Programming Method — UV erase + EPROM program via standard Altera programmer
Design Tool Support — MAX+PLUS II (legacy); not supported by modern Quartus Prime
Lead-Free — unknown
Sans halogène — unknown
Functional Equivalent (Plastic OTP) — EPM5192AJC84-15 (windowless plastic JLCC, same die)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis