EPM5192AJC-25 vs EPM5192AGC-15 Comparaison

Comparaison détaillée côte à côte de EPM5192AJC-25 par Altera et EPM5192AGC-15 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192AJC-25 EPM5192AGC-15
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $8,20 $27,80
Family MAX 5000 EPLD —
Manufacturer Altera (now Intel PSG) —
Macrocells 192 192
Propagation Delay (tPD) 25 ns 15 ns (pin-to-pin, -15 speed grade)
Boîtier PLCC-68 (windowed ceramic, AJC) Ceramic Pin Grid Array (PGA)
Nombre de broches 68 —
Type de montage Surface Mount —
Tension d'alimentation 5 V (typical) —
Logic Blocks MAX 5000 LABs (Logic Array Blocks) —
Programmable Pins [DATA_NEEDED: number of user I/O pins] —
Température de fonctionnement [DATA_NEEDED: exact operating temperature range] [DATA_NEEDED: operating temperature range]
Erasure Method UV-erasable (windowed ceramic package) —
Programming Technology EPROM (non-volatile) —
Statut RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS status - legacy ceramic PGA typically non-compliant]
Military Grade Likely MIL-STD-883 processing per 'J' suffix in AJC marking (verify) —
Product Type — EPLD (Erasable Programmable Logic Device)
Series — MAX 5000
Logic Array Blocks — 16 (typical for 192-macrocell MAX 5000)
Maximum User I/O Pins — 64
Dedicated Inputs — 7
Total Inputs — 72
Supply Voltage (VCC) — 5 V
Technology — CMOS, UV-erasable EPROM
Programming Method — UV erase + EPROM program (via Altera programmer)
Statut du cycle de vie — Obsolete / Last Time Buy (per Altera legacy product list)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis