EPM5192AJI84-15 vs EPM5192AGC-15 Comparaison

Comparaison détaillée côte à côte de EPM5192AJI84-15 par Altera et EPM5192AGC-15 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192AJI84-15 EPM5192AGC-15
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $27,80 $27,80
Device Family MAX 5000 EPLD —
Product Type UV-Erasable / OTP Complex PLD EPLD (Erasable Programmable Logic Device)
Macrocells 192 192
Logic Array Blocks (LABs) 16 —
User I/O Pins 84 —
Propagation Delay (tPD) 15 ns 15 ns (pin-to-pin, -15 speed grade)
Supply Voltage (VCC) 4.5 V to 5.5 V (nominal 5 V) 5 V
Process Technology CMOS EPROM (UV-erasable) —
Package Type 84-pin JLCC (J-Leaded Ceramic Chip Carrier) with quartz window —
Type de montage Through-Hole (SMD socket-compatible) —
Température de fonctionnement -40 °C to +85 °C (Industrial, 'I' suffix) [DATA_NEEDED: operating temperature range]
Programming Method UV erase + EPROM program via standard Altera programmer UV erase + EPROM program (via Altera programmer)
Design Tool Support MAX+PLUS II (legacy); not supported by modern Quartus Prime —
Statut RoHS unknown [DATA_NEEDED: RoHS status - legacy ceramic PGA typically non-compliant]
Lead-Free unknown —
Sans halogène unknown —
Functional Equivalent (Plastic OTP) EPM5192AJC84-15 (windowless plastic JLCC, same die) —
Series — MAX 5000
Logic Array Blocks — 16 (typical for 192-macrocell MAX 5000)
Maximum User I/O Pins — 64
Dedicated Inputs — 7
Total Inputs — 72
Technology — CMOS, UV-erasable EPROM
Boîtier — Ceramic Pin Grid Array (PGA)
Statut du cycle de vie — Obsolete / Last Time Buy (per Altera legacy product list)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis