EPM5192AJM84-15 vs EPM5192ALC84-15 Comparaison

Comparaison détaillée côte à côte de EPM5192AJM84-15 par Altera et EPM5192ALC84-15 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192AJM84-15 EPM5192ALC84-15
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $21,00 $13,20
Device Type UV Erasable Programmable Logic Device (EPLD) CPLD / UV-Erasable / OTP Complex PLD
Family MAX 5000 —
Macrocells 192 192
User I/O Pins 84 64
Speed Grade -15 (15 ns tPD) —
Propagation Delay (tPD) 15 ns 15 ns
Maximum Operating Frequency 83.3 MHz —
Process Technology 5 V CMOS, UV-EPROM CMOS (EPROM-based)
Boîtier 84-pin ceramic J-lead (JM84) 84-pin PLCC (QCCJ, J-bend ceramic)
Type de montage Surface Mount (ceramic J-lead) —
Plage de température de fonctionnement -55C to +125C (military grade) —
Tension d'alimentation [DATA_NEEDED: VCC range] —
Erase Method Ultraviolet (windowed ceramic package) —
Programming Method EPROM-style (programmer + UV erase) —
I/O Standard TTL-compatible CMOS —
Development Tool Altera MAX+PLUS II —
Statut RoHS Non-compliant (ceramic with UV window) —
Statut du cycle de vie Obsolete (EOL by Altera, now supported by Microchip / 3rd-party distributors) —
Device Family — MAX 5000 (EPM5192)
Dedicated Inputs — 7
Propagation Delay (Industry Variant) — 25 ns (per MicrochipUSA listing)
Supply Voltage (VCC) — 4.75 V to 5.25 V (nominal 5 V)
Programmability — UV-erasable window / OTP
Operating Temperature Grade — Commercial
Terminal Form — J-BEND
Package Code — QCCJ
Package Shape — SQUARE
Architecture — Programmable Logic Array + Macrocell Registers + PIA interconnect

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis