EPM5192GI-1 vs EPM5192LI-1 Comparaison

Comparaison détaillée côte à côte de EPM5192GI-1 par Altera et EPM5192LI-1 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192GI-1 EPM5192LI-1
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $165,00 $16,40
Family MAX 5000 MAX 5000
Device Type Complex Programmable Logic Device (CPLD) EPLD (UV-Erasable/OTP Complex PLD)
Architecture PAL-type, UV-erasable CMOS EEPROM/EPROM-based, non-volatile, instant-on
Macrocells 192 192
User I/O Pins 64 [DATA_NEEDED: user I/O count for JLCC variant]
Dedicated Inputs 7 —
Logic Array Blocks (LABs) 12 —
Propagation Delay (tPD) 25 ns [DATA_NEEDED: tPD in ns at -1 grade]
Maximum Clock Frequency (fMAX) 62.5 MHz —
Supply Voltage (VCC) 5.0 V —
Température de fonctionnement -40C to +85C (Industrial) [DATA_NEEDED: industrial vs military range]
Boîtier 84-pin PGA (Pin Grid Array), windowed ceramic —
Configuration Memory UV-EPROM (windowed ceramic PGA) —
Process Technology CMOS CMOS EPROM, UV-erasable
Statut RoHS unknown (legacy UV-windowed package) [DATA_NEEDED: RoHS status of ceramic LI variant]
Usable Gates — 3,750
Maximum Toggle Frequency — 40 MHz
Tension d'alimentation — 5 V
Package Type — JLCC (windowed, ceramic, UV-erasable)
Speed Grade — -1
Nombre de broches — [DATA_NEEDED: pin count of LI package]
Type de montage — Surface Mount (JLCC with J-leads)
Niveau MSL — [DATA_NEEDED: MSL level]
Lead Free — [DATA_NEEDED: lead-free]
Programmable Interconnect — Programmable Interconnect Array (PIA)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis