EPM5192JC-2 vs EPM5192GM883B-2 Comparaison
Comparaison détaillée côte à côte de EPM5192JC-2 par Altera et EPM5192GM883B-2 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM5192JC-2 | EPM5192GM883B-2 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $22,50 | $142,00 |
| Device Family | MAX 5000 | — |
| Product Type | UV-erasable Programmable Logic Device (PLD) | — |
| Macrocells | 192 | 192 |
| Logic Array Blocks (LABs) | 12 | — |
| Interconnect | Programmable Interconnect Array (PIA) | — |
| User I/O Pins | 64 | 64 |
| Dedicated Inputs | 7 | 7 |
| External Clock Inputs | 1 | — |
| Propagation Delay (tPD) | 45 ns | 45 ns (-2 speed grade) |
| Fréquence d'horloge maximale | 40 MHz | — |
| Process Technology | CMOS | — |
| Boîtier | 84-pin CQCC (Ceramic Quad Flat Pack, J-lead, windowed) | 84-pin Ceramic Pin Grid Array (CPGA), code S-CPGA-P84 |
| Type de montage | Surface Mount | Through-hole PGA socket |
| Number of Terminals | 84 | — |
| Programming Method | UV-erase / EPROM | — |
| Plage de température de fonctionnement | [DATA_NEEDED: operating temperature range] | — |
| Statut RoHS | [DATA_NEEDED: RoHS compliance] | non_compliant (ceramic CPGA with MIL-STD-883 screening) |
| Family | — | MAX 5000 |
| Device Type | — | CPLD (Complex Programmable Logic Device), UV-erasable |
| Maximum Internal Clock Frequency | — | 33.3 MHz |
| Supply Voltage (VCC, nominal) | — | 5 V |
| Technology | — | 5 V CMOS |
| Package Outline | — | 28.45 mm square (approx.) |
| Military Screening | — | MIL-STD-883 (per '883' suffix) |
| Température de fonctionnement | — | [DATA_NEEDED: operating temperature range] |
| JEDEC Package Code | — | S-CPGA-P84 |