EPM5192JC-2 vs EPM5192JC1 Comparaison

Comparaison détaillée côte à côte de EPM5192JC-2 par Altera et EPM5192JC1 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192JC-2 EPM5192JC1
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $22,50 $48,30
Device Family MAX 5000 —
Product Type UV-erasable Programmable Logic Device (PLD) —
Macrocells 192 —
Logic Array Blocks (LABs) 12 —
Interconnect Programmable Interconnect Array (PIA) —
User I/O Pins 64 —
Dedicated Inputs 7 —
External Clock Inputs 1 —
Propagation Delay (tPD) 45 ns —
Fréquence d'horloge maximale 40 MHz —
Process Technology CMOS 0.5 µm CMOS, UV-erasable EPROM
Boîtier 84-pin CQCC (Ceramic Quad Flat Pack, J-lead, windowed) [DATA_NEEDED: exact package from datasheet]
Type de montage Surface Mount [DATA_NEEDED: surface mount or through-hole]
Number of Terminals 84 —
Programming Method UV-erase / EPROM —
Plage de température de fonctionnement [DATA_NEEDED: operating temperature range] —
Statut RoHS [DATA_NEEDED: RoHS compliance] unknown
Family — MAX 5000 (MAX 5xxx CPLD)
Manufacturer — Intel (formerly Altera Corporation)
Macro Cells — 192
Usable Gates — 3750
Maximum Operating Frequency — 62.5 MHz
Supply Voltage (VCC) — 5 V (nominal)
Propagation Delay (typ) — [DATA_NEEDED: propagation delay in ns]
I/O Pins — [DATA_NEEDED: I/O pin count]
Température de fonctionnement — [DATA_NEEDED: operating temp range]
Programming Interface — JTAG-compatible (Altera MAX 5xxx)
Logic Blocks (LABs) — 24 (8 macrocells per LAB)
AEC-Q100 — not_applicable
Lifecycle — Obsolete - last-time-buy stock only at franchised distributors

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis