EPM5192JC vs EPM5192JC68 Comparaison

Comparaison détaillée côte à côte de EPM5192JC par Intel et EPM5192JC68 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192JC EPM5192JC68
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $16,40 $15,85
Product Type CPLD (Complex Programmable Logic Device) EPLD (Erasable Programmable Logic Device)
Series EPM5192 (Classic / MAX-class) —
Macrocells 192 —
Logic Array Blocks (LABs) 12 —
Interconnect Architecture Programmable Interconnect Array (PIA) —
Process Technology CMOS EPROM (UV-erasable) —
Boîtier 68-pin PLCC (JC) windowed ceramic —
Type de montage Surface Mount Surface Mount (PLCC socket compatible)
Programming Method UV-erase + EPROM programmer —
Non-Volatile Configuration Yes (EPROM cell array) —
Logic Family Classic CPLD (EPM5xxx series) —
Température de fonctionnement [DATA_NEEDED: commercial / industrial / military grade] 0C to 70C (commercial, JC suffix)
Tension d'alimentation [DATA_NEEDED: VCC nominal] [DATA_NEEDED: VCC]
Propagation Delay [DATA_NEEDED: tpd spec by speed grade] —
Statut RoHS [DATA_NEEDED: original Altera marking not RoHS] [DATA_NEEDED: RoHS compliance]
Device Family — MAX 5000
Logic Elements / Macrocells — 192 macrocells
User I/O Pins — 76
Nombre de broches — 68
Package Type — PLCC-68 (J-Lead)
Pin-to-Pin Delay (tPD) — [DATA_NEEDED: tPD]
Maximum Frequency (fMAX) — [DATA_NEEDED: fMAX]
Configuration Memory — UV-Erasable EPROM
Programmable Interconnect — Programmable Logic Array + Macrocells
Dedicated Inputs — 12
Clock Pins — 4 dedicated
Programming Tool — MAX+PLUS II (legacy)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis