EPM5192JC84-1 vs EPM5192LC1 Comparaison

Comparaison détaillée côte à côte de EPM5192JC84-1 par Altera et EPM5192LC1 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192JC84-1 EPM5192LC1
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $15,20 $17,40
Device Type UV-Erasable/OTP Complex Programmable Logic Device (CPLD) Complex PLD (CPLD), UV-erasable/OTP
Family MAX 5000 MAX 5000
Macrocells 192 192
Propagation Delay (tpd) 40 ns (worst case) —
Supply Voltage (Vcc) 4.75 V to 5.25 V (5 V ±5 %) —
Process Technology CMOS EPROM CMOS EPROM
Operating Temperature Grade Commercial —
Boîtier 84-terminal Ceramic Chip Carrier (CQCC84 / J-lead) PQCC-84 (JEDEC S-PQCC-J84, 84-lead Plastic Leaded Chip Carrier)
JESD-30 Package Code S-CQCC-J84 —
Terminal Form J-BEND —
Package Shape SQUARE —
Type de montage Surface Mount Surface Mount
Programmability UV-erasable (window) / OTP in production —
Configuration Memory EPROM (non-volatile, instant-on) —
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Equivalent Gates — 3750
Dedicated Inputs — 7
User I/O Pins — 64
Nominal Supply Voltage (VCC) — 5 V
Supply Voltage Range — 4.75 V to 5.25 V
Fréquence d'horloge maximale — 50 MHz
Propagation Delay (tPD) — 40 ns
Programming Method — OTP (LC plastic package); UV-erasable equivalents in JC ceramic package
Operating Temperature (Commercial 'LC') — 0 °C to 70 °C
JEDEC Package Code — S-PQCC-J84

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis