EPM5192JI-2 vs EPM5192JC-2 Comparaison
Comparaison détaillée côte à côte de EPM5192JI-2 par Altera et EPM5192JC-2 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM5192JI-2 | EPM5192JC-2 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,95 | $22,50 |
| Family | MAX 5000 | — |
| Device Type | EPLD (Erasable Programmable Logic Device) | — |
| Macrocells | 192 | 192 |
| Usable Gates | 5000 | — |
| Dedicated Inputs | 12 | 7 |
| Flip-Flops | 192 | — |
| Speed Grade | -2 | — |
| Boîtier | JLCC-68 (J-Lead Ceramic) | 84-pin CQCC (Ceramic Quad Flat Pack, J-lead, windowed) |
| Température de fonctionnement | 0C to +70C (commercial) | — |
| Programming Technology | UV-Erasable EPROM | — |
| Architecture | Sum-of-products with Programmable Interconnect Array (PIA) | — |
| Tension d'alimentation | 5 V (typical) | — |
| Process Technology | CMOS EPROM | CMOS |
| Type de montage | Surface Mount | Surface Mount |
| Statut RoHS | Non-compliant (ceramic JLCC, contains lead) | [DATA_NEEDED: RoHS compliance] |
| Statut du cycle de vie | Obsolete (legacy Altera MAX 5000 family) | — |
| Device Family | — | MAX 5000 |
| Product Type | — | UV-erasable Programmable Logic Device (PLD) |
| Logic Array Blocks (LABs) | — | 12 |
| Interconnect | — | Programmable Interconnect Array (PIA) |
| User I/O Pins | — | 64 |
| External Clock Inputs | — | 1 |
| Propagation Delay (tPD) | — | 45 ns |
| Fréquence d'horloge maximale | — | 40 MHz |
| Number of Terminals | — | 84 |
| Programming Method | — | UV-erase / EPROM |
| Plage de température de fonctionnement | — | [DATA_NEEDED: operating temperature range] |