EPM5192JI vs EPM5192JC Comparaison

Comparaison détaillée côte à côte de EPM5192JI par Altera et EPM5192JC par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192JI EPM5192JC
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,75 $16,40
Family MAX 5000 —
Device Type EPLD (UV-erasable CMOS Programmable Logic Device) —
Macrocells 192 192
Logic Array Blocks (LABs) 12 12
User I/O Pins 64 —
Dedicated Inputs 7 —
Propagation Delay (tpd) 55 ns —
Tension d'alimentation 4.75 V to 5.25 V (nominal 5 V) [DATA_NEEDED: VCC nominal]
Technology CMOS EPROM, UV-erasable —
Boîtier 84-pin PLCC (windowed, J-suffix ceramic) 68-pin PLCC (JC) windowed ceramic
Température de fonctionnement -40 C to +125 C (industrial, I-suffix) [DATA_NEEDED: commercial / industrial / military grade]
Type de montage Surface Mount (PLCC socket recommended for UV erasure) Surface Mount
Statut RoHS [DATA_NEEDED: RoHS status - pre-2010 part, likely non-compliant] [DATA_NEEDED: original Altera marking not RoHS]
Programming Method Altera MAX 5000 programming algorithm (device programmer) UV-erase + EPROM programmer
Erasure Method UV exposure through windowed package —
Product Type — CPLD (Complex Programmable Logic Device)
Series — EPM5192 (Classic / MAX-class)
Interconnect Architecture — Programmable Interconnect Array (PIA)
Process Technology — CMOS EPROM (UV-erasable)
Non-Volatile Configuration — Yes (EPROM cell array)
Logic Family — Classic CPLD (EPM5xxx series)
Propagation Delay — [DATA_NEEDED: tpd spec by speed grade]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis