EPM5192LC-2N vs EPM5192LC-35 Comparaison

Comparaison détaillée côte à côte de EPM5192LC-2N par Altera et EPM5192LC-35 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192LC-2N EPM5192LC-35
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $11,85 $15,25
Family MAX 5000 MAX 5000 CPLD
Macrocells 192 —
Flip-Flops 192 —
Logic Elements 192 macrocells (PAL/GAL-style AND-OR array) —
Package Type LC (ceramic J-leaded, windowed UV-erasable package family) JLCC (J-Lead Ceramic Chip Carrier)
Speed Grade -2 (tPD approximately 25 ns) -35
Propagation Delay (typical) 25 ns —
Tension d'alimentation 5 V (typical) —
Programmability UV-erasable EPROM cell —
Type de montage Surface Mount (LC package) Surface Mount
Température de fonctionnement Commercial (0C to +70C) - inferred from speed-grade -2 designation Commercial (0C to +70C) per LC suffix
Statut RoHS Compliant (per -N lead-free suffix) Non-compliant (ceramic hermetic package)
Lead-Free Yes (per -N suffix) —
Architecture Programmable Logic Array (PLA) with global PIA LAB-based with Programmable Interconnect Array (PIA)
Programming Interface Altera programming hardware (MAX+PLUS II / ByteBlaster compatible) —
Series — MAX 5000
Logic Elements / Macrocells — 192 macrocells
Pin-to-Pin Delay (tPD) — 35 ns
Programmable Type — UV-Erasable / OTP (EPROM-based)
Logic Voltage — 5 V TTL-compatible I/O
Programming Method — Altera legacy programmer (EPROM-based)
I/O Standard — TTL
Statut du cycle de vie — Obsolete - last-time-buy stock only
Datasheet Document — Altera MAX 5000 family datasheet (per alldatasheet.com)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis