EPM5192LC2 vs EPM5192LC Comparaison
Comparaison détaillée côte à côte de EPM5192LC2 par Intel et EPM5192LC par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM5192LC2 | EPM5192LC |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $17,40 | $28,40 |
| Family | MAX 5000 | MAX 7000S |
| Device Type | EPLD (Erasable Programmable Logic Device) | — |
| Macrocells | 192 | 192 |
| User I/O Pins | 64 | 64 |
| Logic Array Blocks (LABs) | 12 | 12 |
| Dedicated Inputs | 7 | 7 |
| External Clock Inputs | 1 | — |
| Propagation Delay (tpd) | 45 ns (LC-2 speed grade) | — |
| Fréquence d'horloge maximale | 50 MHz | — |
| Supply Voltage (VCC) | 5 V | 4.75 V to 5.25 V (nominal 5 V) |
| Process Technology | CMOS | CMOS, UV-erasable/OTP EPROM configuration |
| Boîtier | PQCC-84 (84-pin Plastic J-Lead Chip Carrier) | JLCC-68 (windowed ceramic, LC suffix) |
| Type de montage | Surface Mount | Surface Mount |
| Température de fonctionnement | [DATA_NEEDED: operating temperature range] | — |
| Programmable Interconnect | Programmable Interconnect Array (PIA) | Programmable Interconnect Array (PIA), fixed delay |
| Reprogrammability | Windowed UV-erasable (ceramic package variants) / One-time programmable (plastic) | — |
| Global Clock Inputs | — | 1 |
| Propagation Delay (tPD) | — | 55 ns (typical, commercial) |
| Maximum Clock Frequency (fMAX) | — | 50 MHz |
| Boundary-Scan Support | — | JTAG IEEE 1149.1 |
| Programming Interface | — | JTAG (ByteBlaster-compatible) |
| Operating Temperature (commercial) | — | 0C to +70C |
| Statut RoHS | — | [DATA_NEEDED: RoHS status] |