EPM5192LI-1 vs EPM5192LI84 Comparaison

Comparaison détaillée côte à côte de EPM5192LI-1 par Altera et EPM5192LI84 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192LI-1 EPM5192LI84
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $16,40 $21,60
Family MAX 5000 —
Device Type EPLD (UV-Erasable/OTP Complex PLD) —
Usable Gates 3,750 3,750 gates
Macrocells 192 —
Maximum Toggle Frequency 40 MHz 40 MHz
Tension d'alimentation 5 V —
Propagation Delay (tPD) [DATA_NEEDED: tPD in ns at -1 grade] —
User I/O Pins [DATA_NEEDED: user I/O count for JLCC variant] 64 (max)
Package Type JLCC (windowed, ceramic, UV-erasable) 84-pin PLCC (J-lead, package code J84/QCCJ)
Process Technology CMOS EPROM, UV-erasable —
Speed Grade -1 —
Température de fonctionnement [DATA_NEEDED: industrial vs military range] —
Nombre de broches [DATA_NEEDED: pin count of LI package] —
Type de montage Surface Mount (JLCC with J-leads) Surface Mount (socket-compatible)
Niveau MSL [DATA_NEEDED: MSL level] —
Statut RoHS [DATA_NEEDED: RoHS status of ceramic LI variant] [DATA_NEEDED: RoHS compliance status]
Lead Free [DATA_NEEDED: lead-free] —
Programmable Interconnect Programmable Interconnect Array (PIA) —
Architecture EEPROM/EPROM-based, non-volatile, instant-on —
Device Family — MAX 5000
Product Type — UV-Erasable/OTP Complex PLD (CPLD)
Macro Cells — 192
Pin-to-Pin Delay (tPD) — 25 ns
Supply Voltage (VCC) — 5 V (single supply)
Plage de température de fonctionnement — -40 °C to +85 °C (industrial)
Configuration Memory — OTP / UV-erasable EPROM
Programming Method — Stand-alone programmer (no JTAG on LI84 OTP variant)
Logic Compatibility — TTL-compatible I/O

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis