EPM570T10015 vs EPM570T100C5 Comparaison
Comparaison détaillée côte à côte de EPM570T10015 par Altera et EPM570T100C5 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM570T10015 | EPM570T100C5 |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Actif | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $7,95 | $7,10 |
| Device Family | MAX II | — |
| Logic Elements | 570 | 570 |
| Macro Cells | 440 | — |
| User Flash Memory | 8 Kbits | 8 Kbits |
| Maximum User I/O Pins | 76 | 76 |
| Boîtier | TQFP-100 (T100) 14 x 14 mm | TQFP-100 (14x14 mm) |
| Pin-to-Pin Delay (tPD) | 15 ns (commercial/industrial speed grade) | — |
| Propagation Delay | [DATA_NEEDED: detailed tPD/tCO/tSU datasheet values] | — |
| Supply Voltage - Core (VCCINT) | 3.3 V (2.5 V variants exist in MAX II family) | — |
| Supply Voltage - I/O (VCCIO) | 1.5 V / 1.8 V / 2.5 V / 3.3 V (multi-volt I/O) | — |
| Plage de température de fonctionnement | -40 °C to +85 °C (industrial) | — |
| Configuration Memory | On-chip flash (non-volatile, instant-on) | — |
| Programming Interface | JTAG (IEEE 1149.1 / IEEE Std 1532) | JTAG (IEEE 1149.1) ISP |
| Supported I/O Standards | LVTTL, LVCMOS, PCI, SSTL (per pin) | — |
| Process Technology | 0.18 µm | 0.18 µm |
| Statut RoHS | [DATA_NEEDED: RoHS compliance status] | Compliant |
| Niveau MSL | [DATA_NEEDED: moisture sensitivity level] | — |
| Series | — | MAX II |
| Family | — | MAX II CPLD |
| Macrocells | — | 440 |
| Propagation Delay (tpd) | — | 5.4 ns (max) |
| Maximum Frequency | — | 201.1 MHz |
| Internal Supply Voltage | — | 2.5 V / 3.3 V |
| I/O Voltage Support | — | 1.5 V / 1.8 V / 2.5 V / 3.3 V |
| Type de montage | — | Surface Mount |
| Température de fonctionnement | — | 0°C to 85°C (TJ) |