EPM570T100C4 vs EPM570T100C3N Comparaison
Comparaison détaillée côte à côte de EPM570T100C4 par Intel et EPM570T100C3N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM570T100C4 | EPM570T100C3N |
|---|---|---|
| Marque | Intel | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Actif | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,40 | $8,10 |
| Family | MAX II | MAX II |
| Logic Elements (LEs) | 570 | 570 |
| Macrocells | 440 | — |
| Maximum User I/O Pins (this package) | 80 | — |
| Pin-to-Pin Propagation Delay (tPD) | 5.4 ns | — |
| User Flash Memory | 8 Kbits | — |
| General-Purpose SRAM | 4.4 Mbits | — |
| Core Voltage (VCCINT) | 1.8 V | — |
| I/O Voltage (VCCIO) | 1.5 V / 1.8 V / 2.5 V / 3.3 V (MultiVolt) | — |
| Boîtier | TQFP-100 (T100), 14 x 14 mm | 100-TQFP (T100) |
| Température de fonctionnement | 0C to +85C (commercial) | 0 °C to +85 °C (Commercial) |
| Programming Interface | JTAG (IEEE 1149.1) - ISP | JTAG / IEEE 1149.1 boundary-scan |
| Type de montage | Surface Mount | Surface Mount |
| Niveau MSL | [DATA_NEEDED: MSL Level] | — |
| Statut RoHS | Compliant | Compliant |
| On-chip Oscillator | Yes (3.3 MHz / 5.5 MHz selectable) | — |
| Internal Logic Analyzers / ISP | JTAG-based in-system programmable, no external boot PROM required | — |
| Macro Cells | — | 440 |
| Maximum User I/Os | — | 76 |
| Pin-to-Pin Delay (tPD1) | — | 5.4 ns |
| Maximum Internal Frequency | — | 304 MHz |
| User Flash Memory (UFM) | — | 8 Kbits |
| Number of LABs | — | 57 |
| Supply Voltage - Core | — | 2.5 V / 3.3 V |
| I/O Standards Supported | — | 1.5 V, 1.8 V, 2.5 V, 3.3 V (MultiVolt) |
| Process Technology | — | 0.18 µm Flash |
| In-System Programmable | — | Yes |
| Speed Grade | — | C3 |