EPM7128AETC100-7N vs EPM7128STC100-6N Comparaison
Comparaison détaillée côte à côte de EPM7128AETC100-7N par Altera et EPM7128STC100-6N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Altera
EPM7128STC100-6N - MAX 7000S 128-Macro-Cell CPLD | Altera | TQFP-100
EPM7128STC100-6N ObsoleteComparaison des spécifications
| Paramètre | EPM7128AETC100-7N | EPM7128STC100-6N |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $31,80 | $10,50 |
| Family | MAX 7000A | MAX 7000S |
| Device Type | CPLD - Complex Programmable Logic Device | — |
| Macro Cells | 128 | 128 |
| Usable Gates | 2,500 | 2,500 |
| Logic Array Blocks (LABs) | 4 | — |
| User I/Os | 84 | 84 |
| Propagation Delay (tpd) | 7.5 ns | — |
| Counter Frequency (max) | 129.9 MHz | — |
| Internal Frequency (max) | 250 MHz | — |
| Core Supply Voltage | 3.3 V | — |
| Logic Family | CMOS | CMOS |
| Nombre de broches | 100 | — |
| Boîtier | 100-TQFP | — |
| Type de montage | Surface Mount | Surface Mount |
| Température de fonctionnement | 0 C to +70 C (Commercial) | 0C to +70C (Commercial) |
| Programming Interface | JTAG (IEEE 1149.1) / ISP | — |
| Statut RoHS | [DATA_NEEDED: RoHS status] | Non-Compliant (lead-bearing package) |
| Process Technology | 0.30 µm EEPROM CMOS | CMOS EEPROM |
| Nombre de broches | — | 100 |
| Package Type | — | TQFP-100 |
| Maximum Internal Frequency | — | 147.1 MHz |
| Internal Counter Frequency | — | 250 MHz |
| Propagation Delay (tPD) | — | 6 ns |
| Pin-to-Pin Delay | — | 4.5 ns |
| Supply Voltage (VCCIO) | — | 5 V |
| Programmability | — | In-System Programmable (ISP) via JTAG |
| JTAG Support | — | IEEE 1149.1 Boundary Scan |