EPM7128SLC84-10 vs EPM7096LC84-15 Comparaison

Comparaison détaillée côte à côte de EPM7128SLC84-10 par Intel et EPM7096LC84-15 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM7128SLC84-10 EPM7096LC84-15
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,75 $9,85
Family MAX 7000S MAX 7000
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 128 —
Logic Gates 2500 —
User I/Os 68 —
Total Package Pins 84 —
Boîtier PLCC-84 (J-lead) —
Propagation Delay (tpd) 10 ns —
Maximum Operating Frequency 125 MHz 76.9 MHz
Internal Frequency 250 MHz —
Supply Voltage (VCCINT) 5 V —
MultiVolt I/O Support 2.5 V / 3.3 V / 5 V —
Program Memory Type EEPROM (in-system programmable) —
JTAG (IEEE 1149.1) Yes —
Température de fonctionnement 0C to +70C (Commercial) 0C to +70C (commercial)
Type de montage Surface Mount (J-bend) Surface Mount
Niveau MSL [DATA_NEEDED: MSL level] —
Statut RoHS Non-compliant (contains lead in PLCC) [DATA_NEEDED: RoHS compliance status]
Series — MAX 7000 (second-generation MAX architecture)
Macro Cells — 96
Logic Array Blocks (LABs) — 4
Usable Gates — 1,800
Pin-to-Pin Propagation Delay (tPD) — 15 ns
User I/O Pins — 68 (36 per LAB, [DATA_NEEDED: exact LAB-level split])
Supply Voltage (VCC) — 4.75 V to 5.25 V
Programmable Type — EE PLD (in-system programmable via JTAG)
Programming Interface — IEEE Std. 1149.1 JTAG
Boîtier / Format — 84-PLCC (J-Lead)
Supplier Device Package — 84-PLCC (29.31 x 29.31 mm)
Data Retention — [DATA_NEEDED: data retention years]
Erase/Program Endurance — [DATA_NEEDED: erase/program cycle count]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis