EPM7128STC100-10N vs EPM7128STC100-6N Comparaison
Comparaison détaillée côte à côte de EPM7128STC100-10N par Altera et EPM7128STC100-6N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Altera
EPM7128STC100-10N - MAX 7000S CPLD 128-Macrocell 10ns TQFP-100 | Altera
EPM7128STC100-10N NrndAltera
EPM7128STC100-6N - MAX 7000S 128-Macro-Cell CPLD | Altera | TQFP-100
EPM7128STC100-6N ObsoleteComparaison des spécifications
| Paramètre | EPM7128STC100-10N | EPM7128STC100-6N |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,30 | $10,50 |
| Family | MAX 7000S | MAX 7000S |
| Product Type | CPLD - Complex Programmable Logic Device | — |
| Macrocells | 128 | — |
| Usable Gates | 2,500 | 2,500 |
| Logic Array Blocks (LABs) | 8 (16 macrocells each) | — |
| User I/Os | 84 | 84 |
| Propagation Delay (tPD) | 10 ns | 6 ns |
| Internal Frequency (fMAX) | 100 MHz | — |
| Supply Voltage (VCCINT) | 5 V | — |
| I/O Voltage (VCCIO) | 3.3 V or 5 V (MultiVolt) | — |
| Process Technology | CMOS EEPROM | CMOS EEPROM |
| Boîtier | 100-pin TQFP (14 x 14 x 1 mm) | — |
| Température de fonctionnement | 0 C to +70 C (commercial) | 0C to +70C (Commercial) |
| In-System Programmability | Yes (IEEE 1149.1 JTAG) | — |
| Type de montage | Surface Mount | Surface Mount |
| Statut RoHS | Compliant (Pb-free "N" suffix) | Non-Compliant (lead-bearing package) |
| Lead-Free | Yes | — |
| Macro Cells | — | 128 |
| Logic Family | — | CMOS |
| Nombre de broches | — | 100 |
| Package Type | — | TQFP-100 |
| Maximum Internal Frequency | — | 147.1 MHz |
| Internal Counter Frequency | — | 250 MHz |
| Pin-to-Pin Delay | — | 4.5 ns |
| Supply Voltage (VCCIO) | — | 5 V |
| Programmability | — | In-System Programmable (ISP) via JTAG |
| JTAG Support | — | IEEE 1149.1 Boundary Scan |