EPM7160SQC160-10 vs EPM7160STI100-10 Comparaison

Comparaison détaillée côte à côte de EPM7160SQC160-10 par Altera et EPM7160STI100-10 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM7160SQC160-10 EPM7160STI100-10
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $12,20 $90,43
Family MAX 7000S MAX 7000S
Macro Cells 160 —
Logic Elements / Gates 3,200 usable gates —
User I/Os 104 84
Logic Array Blocks (LABs) 10 —
Maximum Operating Frequency 100 MHz 100 MHz
Pin-to-Pin Propagation Delay (tPD) 10 ns —
Supply Voltage (VCCINT) 5.0 V —
I/O Voltage Tolerance 5.0 V —
Programming Technology EEPROM, in-system programmable —
JTAG Support IEEE 1149.1 (boundary-scan + ISP) —
Boîtier PQFP-160 (SQC160) TQFP-100 (100-pin Thin Quad Flat Pack)
Température de fonctionnement 0 C to +70 C (commercial) -40 C to +85 C (Industrial)
Logic Family CMOS —
Type de montage Surface Mount Surface Mount
Process Technology CMOS, EEPROM-based —
Statut RoHS unknown [DATA_NEEDED: RoHS status - not explicitly stated in provided data]
Lead-Free unknown [DATA_NEEDED: lead-free status]
Macrocells — 160
Usable Gates — 3,200
Logic Elements / Blocks — 16 Logic Array Blocks (LABs)
Propagation Delay (tPD) — 10 ns
Internal Supply Voltage — 4.75 V to 5.25 V
I/O Supply Voltage — 5.0 V
Programmable Type — In-System Programmable (EEPROM)
JTAG / Boundary Scan — IEEE Std. 1149.1 compliant
PCI Compliance — PCI Local Bus Specification Rev. 2.2 (for -10 speed grade)
Niveau MSL — [DATA_NEEDED: MSL rating]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis