EPM7192SQC160-7N vs EPM7192SQI160-10N Comparaison

Comparaison détaillée côte à côte de EPM7192SQC160-7N par Altera et EPM7192SQI160-10N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM7192SQC160-7N EPM7192SQI160-10N
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,60 $35,90
Family MAX 7000S MAX 7000
Logic Family CMOS CMOS
Macro Cells 192 —
Usable Gates 3,750 3.75K (typical)
User I/Os 124 124
Propagation Delay (tPD) 7.5 ns —
Internal Counter Frequency 167 MHz —
Nombre de broches 160 160
Package Type PQFP (Plastic Quad Flat Pack) —
Supply Voltage (VCCINT) 5.0 V 5.0 V
I/O Voltage (VCCIO) 3.3 V / 5.0 V selectable —
Programmability EEPROM, In-System (JTAG ISP) —
JTAG Support IEEE 1149.1 Boundary Scan —
Température de fonctionnement 0 C to 70 C (Commercial) 0C to +70C (industrial, 'N' suffix)
Type de montage Surface Mount Surface Mount
Lead-Free (Pb-Free) Yes (N suffix) —
Statut RoHS Compliant (Pb-free terminal finish) Compliant (per lead-free PQFP package marking)
Series — MAX 7000S
Architecture — Second-generation MAX (CMOS, EEPROM)
Logic Elements / Macrocells — 192 macrocells
Boîtier — PQFP-160 (QFP-160, plastic)
Pin-to-Pin Delay (tPD) — 10 ns
Maximum Internal Frequency — 167 MHz
Supply Voltage (VCCIO) — 5.0 V
In-System Programmability — Yes (5V ISP, JTAG)
Boundary-Scan Support — IEEE 1149.1 (JTAG)
Technology — 5V CMOS, EEPROM configuration memory
Propagation Delay — 7.5 ns to 10 ns (speed grade dependent)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis