EPM7256AQC208-7 vs EPM7256ATI144-10 Comparaison

Comparaison détaillée côte à côte de EPM7256AQC208-7 par Altera et EPM7256ATI144-10 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM7256AQC208-7 EPM7256ATI144-10
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $27,20 $10,95
Family MAX 7000A MAX 7000A
Programmable Type In System Programmable (ISP), EEPROM-based —
Macrocells 256 256
Usable Gates 5,000 —
Logic Array Blocks (LABs) 16 16
Maximum User I/O Pins 164 —
Pin-to-Pin Logic Delay (tPD) 7 ns —
Maximum Counter Frequency 125 MHz —
Internal Toggle Frequency 227.3 MHz —
Supply Voltage - Internal 3.0 V to 3.6 V —
I/O Voltage Compatibility 5.0 V, 3.3 V, 2.5 V (MultiVolt I/O) —
Boîtier 208-Pin PQFP (28 x 28 mm) 144-pin TQFP
Supplier Device Package 208-PQFP (28x28) —
Type de montage Surface Mount Surface Mount
Plage de température de fonctionnement 0C to +70C (commercial) -40C to +85C (Industrial)
JTAG Interface IEEE 1149.1 (JTAG) boundary scan —
Configuration Memory EEPROM (non-volatile) —
Speed Grade -7 —
Statut RoHS [DATA_NEEDED: RoHS status] Non-compliant (legacy Altera marking)
Niveau MSL [DATA_NEEDED: MSL level] —
Maximum Usable Gates — 5,000
Pin-to-Pin Delay (tPD) — 10 ns
Maximum Frequency (fCNT) — 93.5 MHz
User I/O Pins — 100
Supply Voltage (VCCINT) — 3.3 V
I/O Voltage (VCCIO) — 2.5 V or 3.3 V
Program Memory Type — EEPROM (non-volatile)
In-System Programming — Yes (IEEE 1149.1 JTAG)
Process Technology — EEPROM-based CMOS

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis