EPM7256ATI144-10N vs EPM7256AETC144-10N Comparaison
Comparaison détaillée côte à côte de EPM7256ATI144-10N par Altera et EPM7256AETC144-10N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Altera
EPM7256ATI144-10N - 256-Macrocell MAX 7000A CPLD, 144-TQFP | Altera
EPM7256ATI144-10N ⚠ Dernier achatIntel
EPM7256AETC144-10N - MAX 7000A 256-Macro CPLD, 10ns TQFP-144 | Intel
EPM7256AETC144-10N ObsoleteComparaison des spécifications
| Paramètre | EPM7256ATI144-10N | EPM7256AETC144-10N |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Dernier achat | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $30,10 | $15,95 |
| Family | MAX 7000A | MAX 7000A |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Macrocells | 256 | — |
| Logic Array Blocks (LABs) | 16 | — |
| Usable Gates | 5,000 | 5,000 |
| User I/O Pins | [DATA_NEEDED: I/O count for 144-pin TQFP variant] | — |
| Pin-to-Pin Delay | 10 ns | — |
| Maximum Internal Frequency | 93.5 MHz | 95.2 MHz |
| Supply Voltage VCCINT | 3.3 V | — |
| MultiVolt I/O Voltage VCCIO | 2.5 V or 3.3 V | — |
| Programming Method | IEEE Std. 1149.1 JTAG (ISP) | — |
| Non-volatile Configuration | Yes (EEPROM) | — |
| Boîtier | TQFP-144 | TQFP-144 (ETC suffix) |
| Température de fonctionnement | -40C to +85C (industrial) | -40C to +85C (industrial) |
| Statut RoHS | [DATA_NEEDED: RoHS compliance per datasheet] | [DATA_NEEDED: RoHS status] |
| Macro Cells | — | 256 |
| Logic Array Blocks | — | 16 |
| Maximum User I/O Pins | — | 120 (in 144-pin TQFP) |
| Pin-to-Pin Propagation Delay (tPD) | — | 10 ns |
| Supply Voltage (Core) | — | 3.3 V |
| I/O Voltage Tolerance | — | 5 V-tolerant |
| Configuration Memory | — | EEPROM (non-volatile, in-system programmable) |
| Programming Interface | — | IEEE 1149.1 JTAG (ISP) |
| Type de montage | — | Surface Mount |
| Technology | — | CMOS, EEPROM-based |
| Pin Compatibility | — | Pin-compatible with 5.0V MAX 7000S family |