EPM7256SQC208-7 vs EPM7256SQC208-15N Comparaison

Comparaison détaillée côte à côte de EPM7256SQC208-7 par Altera et EPM7256SQC208-15N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM7256SQC208-7 EPM7256SQC208-15N
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $0,00 $0,00
Device Family MAX 7000S (EPM7256S) —
Macrocells 256 256
Usable Gates 5,000 —
User I/O Pins 164 164
Propagation Delay (tPD) 7.5 ns —
Maximum Operating Frequency (fMAX) 128.2 MHz —
Supply Voltage (VCC) 5.0 V —
Configuration Technology EEPROM (non-volatile) —
In-System Programmability Yes (IEEE 1149.1 JTAG) Yes (ISP)
Boîtier 208-pin PQFP (28 x 28 mm, 0.5 mm pitch) 208-pin PQFP
Type de montage Surface Mount Surface Mount
Plage de température de fonctionnement Commercial (0C to +70C) —
Minimum DC Input Voltage -0.5 V —
Input Undershoot Tolerance -2.0 V for <100 mA, <20 ns —
Speed Grade -7 (7.5 ns) -15
Statut RoHS [DATA_NEEDED: RoHS status] Lead free / RoHS Compliant
Niveau MSL [DATA_NEEDED: MSL level] —
Logic Levels 5.0 V CMOS/TTL compatible —
Series — MAX 7000S
Pin-to-Pin Delay — 15 ns (speed grade -15)
Tension d'alimentation — 5 V
Configuration Memory — EEPROM (non-volatile)
JTAG Interface — IEEE 1149.1 boundary-scan
Température de fonctionnement — [DATA_NEEDED: operating temperature range]
Logic Array Blocks — 16 macrocells per LAB
Interconnect — Programmable Interconnect Array (PIA)
Product Category — CPLD - Complex Programmable Logic Devices
Manufacturer — Altera (Intel Programmable Solutions Group)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis