EPM7256SRC208-15N vs EPM7256SQC208-10 Comparaison

Comparaison détaillée côte à côte de EPM7256SRC208-15N par Altera et EPM7256SQC208-10 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Altera
EPM7256SRC208-15N EPM7256SRC208-15N - MAX 7000S CPLD 256 Macro | Altera

EPM7256SRC208-15N - MAX 7000S CPLD 256 Macro | Altera

EPM7256SRC208-15N Obsolete

Comparaison des spécifications

Paramètre EPM7256SRC208-15N EPM7256SQC208-10
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $27,20 $11,20
Series MAX 7000S MAX 7000S
Macrocells 256 256
Usable Gates 5,000 5,000
User I/O Pins 164 —
Logic Array Blocks (LABs) 16 16
Pin-to-Pin Delay (tPD) 15 ns —
Maximum Counter Frequency 76.9 MHz —
Tension d'alimentation 5 V —
Configuration Memory EEPROM (non-volatile) —
Boîtier 208-pin RQFP (PowerQuad Flat Pack) 208-pin PQFP (SQC208)
Type de montage Surface Mount Surface Mount
Température de fonctionnement 0C to +70C (commercial) 0C to +70C (commercial)
In-System Programmability Yes (IEEE 1149.1 JTAG) —
I/O Standard 5 V TTL/CMOS compatible —
Statut RoHS Compliant (N suffix) [DATA_NEEDED: RoHS compliance status]
Lead Free Yes (N suffix) —
Niveau MSL [DATA_NEEDED: MSL level] 3 (168 hours)
Number of Terminals 208 —
Device Type — CPLD (Complex Programmable Logic Device)
Number of I/O Pins — 164
Propagation Delay (tPD) — 10 ns
Counter Speed (fCNT) — Up to 175.4 MHz
Programmable Technology — EEPROM (in-system programmable)
JTAG Support (IEEE 1149.1) — Yes
PCI Compliance — PCI Local Bus Specification 2.2 compliant

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis