EPM7512BQC208-10 vs EPM7512BQC208-5 Comparaison

Comparaison détaillée côte à côte de EPM7512BQC208-10 par Altera et EPM7512BQC208-5 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM7512BQC208-10 EPM7512BQC208-5
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $19,40 $38,66
Family MAX 7000B MAX 7000B
Series MAX 7000B —
Macrocells 512 512
Logic Elements / Blocks 32 LABs (16 macrocells per LAB) —
Usable Gates 10,000 10,000
User I/Os 176 —
Propagation Delay (tpd) 10 ns (max, pin-to-pin) —
Programmable Type In-System Programmable (EEPROM) In System Programmable (ISP)
Internal Supply Voltage 2.375 V to 2.625 V (nominal 2.5 V) —
Température de fonctionnement 0 C to +70 C (commercial) 0C to 70C (commercial)
Boîtier / Format 208-pin PQFP (28x28 mm), S-PQFP-G208 —
Type de montage Surface Mount Surface Mount
Architecture CMOS, Multiple Array Matrix (MAX) second-generation —
JTAG / Boundary Scan IEEE Std 1149.1 compliant —
Niveau MSL [DATA_NEEDED: MSL Level] —
Statut RoHS unknown [DATA_NEEDED: RoHS status]
Device Type — EEPROM-based Complex Programmable Logic Device (CPLD)
User I/O Pins — 176
Logic Array Blocks — 16
Propagation Delay (tPD) — 5 ns
Internal Frequency — 163.9 MHz
Supply Voltage (VCCINT) — 2.375 V to 2.625 V (2.5 V nominal)
Configuration Memory — EEPROM (non-volatile)
Boîtier — 208-pin PQFP (28x28 mm)
Package Code — FQFP / S-PQFP-G208
Terminal Pitch — 0.5 mm
JTAG Support — IEEE 1149.1 boundary-scan
Speed Grade — -5 (fastest MAX 7000B grade)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis