EPM7512BQC208-7 vs EPM7512BQC208-10 Comparaison

Comparaison détaillée côte à côte de EPM7512BQC208-7 par Altera et EPM7512BQC208-10 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM7512BQC208-7 EPM7512BQC208-10
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $0,00 $19,40
Family MAX 7000B MAX 7000B
Device Type Complex Programmable Logic Device (CPLD) —
Macrocells 512 512
Usable Gates 10,000 10,000
User I/O Pins 176 —
Maximum Internal Frequency 90.1 MHz —
Propagation Delay (tPD) 7 ns —
Supply Voltage (Core) 2.375 V to 2.625 V (2.5 V nominal) —
Programmable Type In-System Programmable (ISP), EEPROM-based In-System Programmable (EEPROM)
Boîtier 208-pin PQFP (28x28 mm) —
Package Code FQFP —
Terminal Form Gull Wing —
Température de fonctionnement 0C to 90C (commercial) 0 C to +70 C (commercial)
Type de montage Surface Mount Surface Mount
Logic Family CMOS —
ECCN 3A991 —
Statut RoHS [DATA_NEEDED: RoHS status] unknown
Configuration Retention Non-volatile (no external configuration device required) —
Series — MAX 7000B
Logic Elements / Blocks — 32 LABs (16 macrocells per LAB)
User I/Os — 176
Propagation Delay (tpd) — 10 ns (max, pin-to-pin)
Internal Supply Voltage — 2.375 V to 2.625 V (nominal 2.5 V)
Boîtier / Format — 208-pin PQFP (28x28 mm), S-PQFP-G208
Architecture — CMOS, Multiple Array Matrix (MAX) second-generation
JTAG / Boundary Scan — IEEE Std 1149.1 compliant
Niveau MSL — [DATA_NEEDED: MSL Level]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis