EPM9320ALC84-20 vs EPM9320ALI84-10 Comparaison
Comparaison détaillée côte à côte de EPM9320ALC84-20 par Altera et EPM9320ALI84-10 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM9320ALC84-20 | EPM9320ALI84-10 |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $10,50 | $19,95 |
| Family | MAX 9000 | MAX 9000 |
| Device Type | EPLD (Erasable Programmable Logic Device) | — |
| Macrocells | 320 | 320 |
| Logic Array Blocks (LABs) | 16 | — |
| Maximum User I/Os | 212 | — |
| Pin-to-Pin Delay (tPD) | 20 ns | — |
| Boîtier | PLCC-84 | 84-pin PLCC (Plastic Leaded Chip Carrier) |
| Process Technology | 0.5 µm CMOS EEPROM | CMOS |
| Tension d'alimentation | 5.0 V | — |
| Programmability | In-system via IEEE 1149.1 JTAG | — |
| Température de fonctionnement | [DATA_NEEDED: commercial or industrial grade] | — |
| Type de montage | Surface Mount (PLCC socket compatible) | Surface Mount (PLCC socket compatible) |
| Configuration Memory | Non-volatile EEPROM | — |
| Boundary Scan | JTAG IEEE 1149.1 | — |
| Design Software | MAX+PLUS II / Quartus II (legacy) | — |
| Statut RoHS | [DATA_NEEDED: per Altera datasheet] | — |
| Product Type | — | CPLD (Complex Programmable Logic Device) |
| Usable Gates | — | 6,000 to 12,000 |
| User I/O Pins | — | 84 |
| Pin-to-Pin Delay (Tpd1) | — | 10 ns |
| Maximum Counter Frequency | — | 144 MHz |
| Supply Voltage (VCC) | — | 5.0 V |
| In-System Programmability | — | Yes, via IEEE 1149.1 JTAG |
| Program Memory Technology | — | CMOS EEPROM |
| Architecture | — | Multiple Array MatriX (MAX) |
| Plage de température de fonctionnement | — | -40C to +85C (Industrial) |