EPM9320ARC208-10N vs EPM9320RI208-10N Comparaison
Comparaison détaillée côte à côte de EPM9320ARC208-10N par Altera et EPM9320RI208-10N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM9320ARC208-10N | EPM9320RI208-10N |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $19,45 | $27,20 |
| Family | MAX 9000 | MAX 9000 |
| Device Type | CPLD (Complex Programmable Logic Device) | Complex Programmable Logic Device (CPLD) |
| Macro Cells | 320 | 320 |
| Logic Gates | 6,000 gates | — |
| Logic Array Blocks (LABs) | 16 | 20 |
| Propagation Delay (tPD) | 10 ns | — |
| Maximum Frequency | 144.9 MHz | — |
| Supply Voltage (VCC) | 5 V | — |
| User I/O Pins | 168 | 160 |
| Dedicated Input Pins | 12 | — |
| Boîtier | 208-pin RQFP (BFQFP with exposed pad) | 208-pin RQFP (PowerQuad II) |
| Type de montage | Surface Mount | Surface Mount |
| Température de fonctionnement | 0C to +70C (Commercial) | — |
| Programming Interface | IEEE Std. 1149.1 JTAG | — |
| Configuration Memory | Non-volatile EEPROM | EEPROM (non-volatile) |
| Statut RoHS | Compliant (lead-free 'N' suffix) | Compliant (N suffix = lead-free) |
| Usable Gates | — | 6,000 |
| Pin-to-Pin Propagation Delay (tPD) | — | 10 ns |
| Maximum System Clock Frequency | — | 100 MHz |
| Tension d'alimentation | — | 5 V |
| I/O Voltage | — | 5 V |
| In-System Programmability | — | Yes (JTAG/ISP) |
| Plage de température de fonctionnement | — | -40C to +85C (industrial) |
| Lead Finish | — | Lead-free (matte tin) |
| Niveau MSL | — | [DATA_NEEDED: MSL level] |