EPM9320GC280-15 vs EPM9560GC280-15N Comparaison
Comparaison détaillée côte à côte de EPM9320GC280-15 par Altera et EPM9560GC280-15N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Altera
EPM9320GC280-15 - 320-Macrocell MAX 9000 CPLD, 15ns, CPGA-280 | Altera
EPM9320GC280-15 ObsoleteComparaison des spécifications
| Paramètre | EPM9320GC280-15 | EPM9560GC280-15N |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $92,50 | $125,00 |
| Family | MAX 9000 (EPM9320) | — |
| Device Type | CPLD - Complex Programmable Logic Device | — |
| Architecture | CMOS EEPROM-based, Multiple Array MatriX (MAX) | Multiple Array MatriX (MAX) 3rd generation |
| Usable Gates | 6,000 | 12,000 (typical) |
| Macrocells | 320 | — |
| Logic Array Blocks (LABs) | 20 (16 macrocells per LAB) | — |
| Pin-to-Pin Propagation Delay | 15 ns | — |
| Maximum Internal Frequency | 117.6 MHz | — |
| Maximum User I/O Pins | 164 | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V | — |
| I/O Voltage Levels | 3.3 V or 5 V (configurable) | — |
| Programmability | 5.0-V in-system programmable (ISP) via IEEE 1149.1 JTAG | — |
| Boîtier | 280-pin Ceramic Pin Grid Array (CPGA-280) | CPGA-280 (Ceramic Pin Grid Array, 280 pins) |
| Type de montage | Through-hole (PGA socket) | — |
| Température de fonctionnement | 0 C to +70 C (commercial) | — |
| Niveau MSL | 3 (168 hours) | — |
| Statut RoHS | ROHS3 compliant (per fpgalink listing) | — |
| Technology Node | CMOS EEPROM, third-generation MAX | — |
| Device Family | — | MAX 9000 |
| Product Type | — | EE PLD / CPLD |
| Macrocell Count | — | 560 |
| Propagation Delay (tPD) | — | 16.6 ns |
| Fréquence d'horloge maximale | — | 117.6 MHz |
| Supply Voltage (VCCINT/VCCIO) | — | 5.0 V |
| Maximum Supply Voltage | — | 5.25 V |
| Logic Technology | — | CMOS EEPROM |
| In-System Programmability | — | Yes (5.0-V ISP via JTAG) |
| Boundary-Scan (JTAG) | — | IEEE Std. 1149.1 compliant |
| Package Code | — | PGA / CPGA280 |
| Terminal Form | — | PIN/PEG |
| Operating Temperature Grade | — | Commercial |