EPM9320LC84-15 vs EPM9320ALI84-10 Comparaison

Comparaison détaillée côte à côte de EPM9320LC84-15 par Intel et EPM9320ALI84-10 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9320LC84-15 EPM9320ALI84-10
Marque Intel Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $17,95 $19,95
Family MAX 9000 MAX 9000
Series EPM9320 —
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 320 320
Usable Gates 6,000 6,000 to 12,000
Logic Array Blocks (LABs) 20 —
Propagation Delay (tPD) 15 ns (max) —
Fréquence d'horloge maximale 117.6 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V (5.0 V nominal) 5.0 V
Programmability 5.0 V in-system programmable (ISP) via JTAG —
JTAG Interface IEEE Std. 1149.1 boundary-scan compliant —
Boîtier 84-pin PLCC (Plastic Leaded Chip Carrier) 84-pin PLCC (Plastic Leaded Chip Carrier)
Type de montage Surface Mount Surface Mount (PLCC socket compatible)
Température de fonctionnement -40C to +85C (commercial) [DATA_NEEDED: exact grade] —
Technology CMOS EEPROM-based, third-generation Multiple Array MatriX (MAX) —
Built-in Pull-up Resistors Yes, on every I/O pin —
Architecture Feature Pin-locking across design iterations —
Statut RoHS [DATA_NEEDED: confirm from manufacturer] —
Product Type — CPLD (Complex Programmable Logic Device)
User I/O Pins — 84
Pin-to-Pin Delay (Tpd1) — 10 ns
Maximum Counter Frequency — 144 MHz
In-System Programmability — Yes, via IEEE 1149.1 JTAG
Program Memory Technology — CMOS EEPROM
Process Technology — CMOS
Architecture — Multiple Array MatriX (MAX)
Plage de température de fonctionnement — -40C to +85C (Industrial)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis