EPM9320LI84-20N vs EPM9320ALI84-10 Comparaison
Comparaison détaillée côte à côte de EPM9320LI84-20N par Altera et EPM9320ALI84-10 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM9320LI84-20N | EPM9320ALI84-10 |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,75 | $19,95 |
| Family | MAX 9000 | MAX 9000 |
| Device Type | CPLD (Complex Programmable Logic Device) | — |
| Macrocells | 320 | 320 |
| Usable Gates | 6,000 to 12,000 | 6,000 to 12,000 |
| User I/O Pins | 60 | 84 |
| Total Pins | 84 | — |
| Boîtier | PLCC-84 (Plastic Leaded Chip Carrier, J-lead) | 84-pin PLCC (Plastic Leaded Chip Carrier) |
| Propagation Delay (tPD) | 20 ns (speed grade -20) | — |
| Pin-to-Pin Delay | 16 ns (per DigChip spec block) | — |
| Maximum Counter Frequency | 118 MHz | 144 MHz |
| Logic Family | CMOS, EEPROM-based | — |
| Tension d'alimentation | 5.0 V | — |
| Température de fonctionnement | 0 C to +70 C (commercial) | — |
| Programming Interface | IEEE 1149.1 JTAG, in-system programmable | — |
| Architecture | Multiple Array MatriX (MAX) - third generation | Multiple Array MatriX (MAX) |
| Process Technology | Advanced CMOS EEPROM | CMOS |
| Statut RoHS | [DATA_NEEDED: RoHS compliance status] | — |
| Product Type | — | CPLD (Complex Programmable Logic Device) |
| Pin-to-Pin Delay (Tpd1) | — | 10 ns |
| Supply Voltage (VCC) | — | 5.0 V |
| In-System Programmability | — | Yes, via IEEE 1149.1 JTAG |
| Program Memory Technology | — | CMOS EEPROM |
| Plage de température de fonctionnement | — | -40C to +85C (Industrial) |
| Type de montage | — | Surface Mount (PLCC socket compatible) |