EPM9320LI84-20N vs EPM9320ALI84-10N Comparaison
Comparaison détaillée côte à côte de EPM9320LI84-20N par Altera et EPM9320ALI84-10N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM9320LI84-20N | EPM9320ALI84-10N |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,75 | $21,95 |
| Family | MAX 9000 | MAX 9000 |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Macrocells | 320 | 320 |
| Usable Gates | 6,000 to 12,000 | 6,000 to 12,000 |
| User I/O Pins | 60 | 56 |
| Total Pins | 84 | — |
| Boîtier | PLCC-84 (Plastic Leaded Chip Carrier, J-lead) | 84-pin PLCC (J-lead, 1.270 mm pitch) |
| Propagation Delay (tPD) | 20 ns (speed grade -20) | — |
| Pin-to-Pin Delay | 16 ns (per DigChip spec block) | 10 ns |
| Maximum Counter Frequency | 118 MHz | 144.9 MHz |
| Logic Family | CMOS, EEPROM-based | — |
| Tension d'alimentation | 5.0 V | — |
| Température de fonctionnement | 0 C to +70 C (commercial) | -40C to +85C (industrial) |
| Programming Interface | IEEE 1149.1 JTAG, in-system programmable | — |
| Architecture | Multiple Array MatriX (MAX) - third generation | MAX (Multiple Array MatriX), 3rd generation |
| Process Technology | Advanced CMOS EEPROM | CMOS EEPROM |
| Statut RoHS | [DATA_NEEDED: RoHS compliance status] | — |
| Logic Array Blocks (LABs) | — | 20 |
| VCCINT (Core Supply) | — | 5.0 V |
| VCCIO (I/O Supply) | — | 3.3 V or 5.0 V |
| Input Logic Levels | — | TTL-compatible (at 5.0 V VCCINT) |
| In-System Programmability | — | Yes (IEEE Std. 1149.1 JTAG) |
| Type de montage | — | Surface Mount (PLCC socket compatible) |
| Configuration Memory | — | EEPROM, non-volatile |