EPM9320RC208-15 vs EPM9480RC208-15N Comparaison
Comparaison détaillée côte à côte de EPM9320RC208-15 par Altera et EPM9480RC208-15N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM9320RC208-15 | EPM9480RC208-15N |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $0,00 | $0,00 |
| Device Family | MAX 9000 | — |
| Macro Cells | 320 | 480 |
| Usable Gates | 6,000 | 10,000 |
| Pin-to-Pin Propagation Delay | 15 ns (speed grade -15) | — |
| Fréquence d'horloge maximale | 117.6 MHz | — |
| Tension d'alimentation | 5.0 V | 5.0 V |
| Configuration Technology | EEPROM-based (non-volatile) | — |
| In-System Programmability | Yes (ISP via JTAG) | Yes (ISP via JTAG) |
| JTAG Interface | IEEE Std. 1149.1 | IEEE Std. 1149.1 |
| Boîtier | 208-pin RQFP (Power QFP) | 208-pin RQFP |
| Package Type | 208-BFQFP Exposed Pad | — |
| Type de montage | Surface Mount | Surface Mount |
| Température de fonctionnement | [DATA_NEEDED: operating temperature range] | [DATA_NEEDED: operating temperature range] |
| Number of I/O Pins | [DATA_NEEDED: user I/O count] | — |
| Logic Array Blocks | [DATA_NEEDED: LAB count] | — |
| Statut RoHS | [DATA_NEEDED: RoHS status] | ROHS3 Compliant |
| Statut du cycle de vie | Obsolete (PDN0706, 2007) | — |
| Family | — | MAX 9000 |
| Device Type | — | CPLD (Complex Programmable Logic Device) |
| Maximum Frequency | — | 117.6 MHz |
| Propagation Delay | — | 15 ns (speed grade -15) |
| Configuration Memory | — | EEPROM (non-volatile) |
| Moisture Sensitivity Level | — | MSL 3 (168 Hours) |
| Manufacturer Standard Lead Time | — | 1-7 Days |
| Architecture | — | Multiple Array MatriX (MAX) third-generation |