EPM9320RC208-15N vs EPM9320RC208-20 Comparaison

Comparaison détaillée côte à côte de EPM9320RC208-15N par Intel et EPM9320RC208-20 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9320RC208-15N EPM9320RC208-20
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $0,00 $21,90
Family MAX 9000 MAX 9000
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Usable Gates 6,000 6,000
Macro Cells 320 —
Flip-Flops 484 —
Configurable I/O Lines 128 —
Propagation Delay (tPD) 15 ns —
Fréquence d'horloge maximale 117.6 MHz —
Tension d'alimentation 5.0 V —
I/O Voltage Compatibility 3.3 V or 5 V —
Configuration Technology CMOS EEPROM (non-volatile) —
In-System Programmability Yes, via IEEE Std. 1149.1 JTAG —
Boîtier 208-pin RQFP (PowerQuad Flat Pack) 208-RQFP, exposed pad (208-BFQFP)
Terminal Pitch 0.5 mm —
Plage de température de fonctionnement 0C to +70C (commercial) —
Type de montage Surface Mount Surface Mount
Packaging Tray —
Statut RoHS [DATA_NEEDED: RoHS status] —
Macrocells — 320
Logic Array Blocks (LABs) — 20
Maximum I/O Pins — 132
Propagation Delay (tPD max) — 20 ns
Supply Voltage (VCCINT) — 4.75 V to 5.25 V
Programming Technology — EEPROM, in-system programmable (ISP)
Boundary-Scan Interface — IEEE Std. 1149.1 (JTAG)
Température de fonctionnement — 0 °C to 70 °C (commercial)
Architecture — Multiple Array Matrix (MAX), 3rd generation
Process Technology — CMOS, 5.0 V EEPROM
Reprogrammability — Yes, unlimited ISP cycles

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis