EPM9320RC208-20N vs EPM9320RI208-20C Comparaison

Comparaison détaillée côte à côte de EPM9320RC208-20N par Altera et EPM9320RI208-20C par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9320RC208-20N EPM9320RI208-20C
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $0,00 $22,10
Device Family MAX 9000 —
Logic Type Complex Programmable Logic Device (CPLD) —
Usable Gates 6,000 6,000
Macro Cells 320 —
Logic Array Blocks 20 —
Maximum Pin-to-Pin Delay (tPD) 20 ns —
Maximum Operating Frequency 100 MHz —
Tension d'alimentation 5.0 V —
Configuration Memory EEPROM (non-volatile) —
In-System Programmability Yes, via IEEE Std. 1149.1 JTAG Yes (5.0 V ISP via JTAG)
User I/O Pins 168 —
Boîtier 208-pin RQFP (PowerQuad II) 208-pin RQFP (Plastic Quad Flat Pack)
Type de montage Surface Mount Surface Mount
Température de fonctionnement [DATA_NEEDED: operating temperature range] —
Statut RoHS [DATA_NEEDED: RoHS status] —
Lead Finish [DATA_NEEDED: lead finish] —
Niveau MSL [DATA_NEEDED: MSL level] —
Family — MAX 9000
Device Type — EE PLD / CPLD
Logic Elements / Macrocells — 320
Number of Flip-Flops — 484
Logic Array Blocks (LABs) — 16
Maximum Internal Clock Frequency — 100 MHz
Pin-to-Pin Propagation Delay (tPD) — 20 ns
Supply Voltage (VCCINT/VCCIO) — 5.0 V
I/O Voltage Tolerance — 3.3 V or 5.0 V
Programmable Interface — JTAG (IEEE Std. 1149.1) BST
Technology — CMOS EEPROM
Operating Temperature (Industrial) — -40C to +85C
Lead-Free / RoHS — Information not confirmed from verified data [DATA_NEEDED: RoHS status]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis