EPM9320RI208-20 vs EPM9320ARI208-10N Comparaison

Comparaison détaillée côte à côte de EPM9320RI208-20 par Intel et EPM9320ARI208-10N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9320RI208-20 EPM9320ARI208-10N
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $18,95 $16,20
Family MAX 9000 MAX 9000
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 320 320
Usable Gates 6,000 6,000
Propagation Delay (tPD) 20 ns 10 ns (speed grade -10)
Maximum Operating Frequency 100 MHz 144.9 MHz
Supply Voltage (VCC) 5.0 V —
Logic Elements / LABs 20 Logic Array Blocks (16 macro cells each) —
Programmable Interconnect Programmable Interconnect Array (PIA) —
In-System Programmability Yes - IEEE 1149.1 JTAG, 5.0-V ISP —
Dedicated Input Pins 4 (low-skew global) —
User I/O Pins [DATA_NEEDED: I/O pin count for 208-pin RQFP] —
Boîtier 208-pin RQFP (Power Quad Flat Pack) 208-pin RQFP (S-PQFP-G208)
Operating Temperature Grade Industrial —
Technology CMOS EEPROM —
Type de montage Surface Mount Surface Mount
Niveau MSL [DATA_NEEDED: MSL rating] —
Statut RoHS [DATA_NEEDED: RoHS compliance] unknown
Product Type — CPLD (Complex Programmable Logic Device)
Logic Array Blocks (LABs) — 20
Tension d'alimentation — 4.5 V to 5.5 V
Température de fonctionnement — -40 C to +85 C (industrial)
Process Technology — CMOS EEPROM
Programmability — In-system (ISP) via IEEE 1149.1 JTAG
Global Dedicated Inputs — 16
Architecture — Multiple Array MatriX (MAX) third-generation

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis