EPM9400LC84-20 vs EPM7160SLC84-15 Comparaison

Comparaison détaillée côte à côte de EPM9400LC84-20 par Altera et EPM7160SLC84-15 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9400LC84-20 EPM7160SLC84-15
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $38,50 $10,80
Family MAX 9000 MAX 7000
Device Type CPLD (Complex Programmable Logic Device) —
Architecture Multiple Array Matrix (MAX), 3rd generation, EEPROM-based —
Macrocells 400 160
Usable Gates 8,000 (6,000 to 12,000 typical range) 3,200
Flip-Flops 580 —
Maximum User I/O 55 —
Pin-to-Pin Propagation Delay 20 ns (speed grade -20) —
Maximum Counter Frequency 144 MHz —
Supply Voltage (VCCINT) 5 V —
I/O Voltage (VCCIO) 3.3 V or 5 V (configurable) —
In-System Programming Yes (IEEE 1149.1 JTAG) —
Boîtier 84-pin PLCC (Plastic Leaded Chip Carrier) —
Process Technology CMOS EEPROM —
Température de fonctionnement Commercial (0C to +70C) - assumed from -20 speed grade 0 C to 70 C
Type de montage Surface Mount (PLCC socket or SMT land pattern) Surface Mount (PLCC socket or direct solder)
Statut RoHS [DATA_NEEDED: RoHS status] Not RoHS compliant (contains lead, SnPb finish typical)
Maximum Propagation Delay — 15 ns
Maximum User I/O Pins — 64
Supply Voltage (VCCINT/VCIO) — 4.75 V to 5.25 V (5 V nominal)
I/O Logic Level — Configurable 3.3 V or 5 V
Technology — CMOS, EEPROM configuration
Package Type — PLCC-84 (PQCC84, JEDEC S-PQCC-J84)
Terminal Pitch — 1.270 mm
Programming Interface — JTAG (IEEE 1149.1) in-system programmable
Lifecycle — Obsolete / last-time-buy (per Altera/Intel PDN)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis