EPM9560GC280-20 vs EPM9560GC280-15N Comparaison
Comparaison détaillée côte à côte de EPM9560GC280-20 par Altera et EPM9560GC280-15N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM9560GC280-20 | EPM9560GC280-15N |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $360,00 | $125,00 |
| Family | MAX 9000 | — |
| Device Type | CPLD (Complex Programmable Logic Device) | — |
| Usable Gates | 12,000 | 12,000 (typical) |
| Macrocells | 560 | — |
| Maximum User I/O | 212 | — |
| Pin-to-Pin Delay | 20 ns (speed grade -20) | — |
| Counter Frequency (max) | 100 MHz | — |
| Supply Voltage (VCCINT) | 4.75 V to 5.25 V (5.0 V nominal) | — |
| I/O Voltage | 3.3 V or 5.0 V configurable | — |
| Process Technology | CMOS EEPROM | — |
| Boîtier | 280-pin CPGA (Ceramic Pin Grid Array) | CPGA-280 (Ceramic Pin Grid Array, 280 pins) |
| Température de fonctionnement | [DATA_NEEDED: commercial/industrial/military grade] | — |
| In-System Programming | Yes, via IEEE 1149.1 JTAG | — |
| Type de montage | Through-Hole (CPGA socket) | — |
| Statut RoHS | [DATA_NEEDED: CPGA package historically contains Pb; likely non-compliant] | — |
| Device Family | — | MAX 9000 |
| Product Type | — | EE PLD / CPLD |
| Macrocell Count | — | 560 |
| Propagation Delay (tPD) | — | 16.6 ns |
| Fréquence d'horloge maximale | — | 117.6 MHz |
| Supply Voltage (VCCINT/VCCIO) | — | 5.0 V |
| Maximum Supply Voltage | — | 5.25 V |
| Logic Technology | — | CMOS EEPROM |
| In-System Programmability | — | Yes (5.0-V ISP via JTAG) |
| Boundary-Scan (JTAG) | — | IEEE Std. 1149.1 compliant |
| Package Code | — | PGA / CPGA280 |
| Terminal Form | — | PIN/PEG |
| Operating Temperature Grade | — | Commercial |
| Architecture | — | Multiple Array MatriX (MAX) 3rd generation |