EPM9560RC208-10 vs EPM9480RC208-15 Comparaison

Comparaison détaillée côte à côte de EPM9560RC208-10 par Intel et EPM9480RC208-15 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9560RC208-10 EPM9480RC208-15
Marque Intel Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $15,40 $24,95
Family MAX 9000 MAX 9000
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 560 —
Logic Array Blocks (LABs) 16 —
Maximum User I/O Pins 212 (208-pin package variant) —
Usable Gates 12,000 10,000 gates
Pin-to-Pin Delay (tPD) 10 ns —
Maximum Frequency (fMAX) [DATA_NEEDED: internal toggle frequency in MHz] —
Supply Voltage (VCCINT) 5.0 V —
I/O Standards Supported 5.0 V TTL, 3.3 V LVTTL, 2.5 V (multiVolt I/O) —
Configuration Memory EEPROM (in-system programmable via JTAG) EEPROM (non-volatile)
Process Technology 0.30 µm CMOS EEPROM —
Température de fonctionnement 0C to +70C (commercial) -40C to +85C (commercial)
Boîtier 208-pin RQFP (Plastic Quad Flat Pack) RQFP-208
Type de montage Surface Mount Surface Mount
Lead-Free [DATA_NEEDED: confirm lead-free status -10 suffix is conventional Pb-containing] —
Statut RoHS [DATA_NEEDED: not stated in retrieved distributor listings] [DATA_NEEDED: RoHS compliance status]
Programmability JTAG (IEEE 1149.1) in-system programming In-System (ISP) via JTAG IEEE 1149.1
Logic Cells / Macro Cells — 480 macro cells
Maximum Operating Frequency — 117.6 MHz
Propagation Delay (tPD) — 15 ns
User I/O Pins — 153
Tension d'alimentation — 5.0 V
Architecture — Multiple Array MatriX (MAX) - 3rd generation
Niveau MSL — [DATA_NEEDED: MSL rating]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis