EPM9560RC240-10N vs EPM9560ARI240-10N Comparaison
Comparaison détaillée côte à côte de EPM9560RC240-10N par Intel et EPM9560ARI240-10N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Intel
EPM9560RC240-10N - MAX 9000 CPLD 560 Macrocells 5V 240-Pin RQFP | Intel
EPM9560RC240-10N ⚠ Dernier achatIntel
EPM9560ARI240-10N - MAX 9000 CPLD, 560 Macrocells, 5V, 240-RQFP | Intel
EPM9560ARI240-10N NrndComparaison des spécifications
| Paramètre | EPM9560RC240-10N | EPM9560ARI240-10N |
|---|---|---|
| Marque | Intel | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Dernier achat | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $168,00 | $105,00 |
| Family | MAX 9000 | MAX 9000 |
| Architecture | Multiple Array MatriX (MAX) - 3rd generation | Multiple Array MatriX (MAX) - 3rd generation |
| Usable Gates | 12,000 | 12,000 |
| Macrocells | 560 | 560 |
| Logic Array Blocks (LABs) | 16 | 16 |
| User I/Os | 212 | 216 (per digchip); 191 (per Mouser) |
| Internal Operating Frequency | 144.9 MHz | — |
| Pin-to-Pin Propagation Delay (tPD) | 10 ns (-10 speed grade) | — |
| Tension d'alimentation | 5.0 V | 5.0 V nominal (4.5 V min, 5.5 V max) |
| Process Technology | 0.65 µm CMOS EEPROM | — |
| Boîtier | 240-pin RQFP (Plastic Quad Flat Pack) | 240-pin RQFP (RQFP-240 / PQFP-240) |
| Programming Interface | JTAG (IEEE 1149.1) - in-system programmable | — |
| I/O Standards Supported | 5.0 V TTL/CMOS, 3.3 V PCI-compatible | — |
| Operating Temperature (Commercial) | 0 °C to +70 °C | — |
| Lead-Free Finish (N suffix) | Yes (Pb-free) | — |
| Statut RoHS | ROHS3 Compliant (per fpgalink.com listing) | — |
| Niveau de sensibilité à l'humidité (MSL) | 3 (168 hours) | — |
| Product Type | — | CPLD (Complex Programmable Logic Device) |
| Maximum Internal Frequency | — | 144.9 MHz (typical); 145 MHz (per digchip) |
| Propagation Delay (tPD) | — | 10 ns (-10 speed grade) |
| Logic Family | — | CMOS, EEPROM-based |
| In-System Programmability | — | Yes (5.0 V ISP via JTAG) |
| Type de montage | — | Surface Mount |
| Température de fonctionnement | — | -40C to +85C (industrial) |
| JTAG (IEEE 1149.1) | — | Yes |
| Lead-Free / RoHS | — | [DATA_NEEDED: lead-free / RoHS status not in provided data] |