EPM9560RC240-10N vs EPM9560RC240-15N Comparaison

Comparaison détaillée côte à côte de EPM9560RC240-10N par Intel et EPM9560RC240-15N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9560RC240-10N EPM9560RC240-15N
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Dernier achat NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $168,00 $27,85
Family MAX 9000 MAX 9000 (third-generation Multiple Array MatriX)
Architecture Multiple Array MatriX (MAX) - 3rd generation —
Usable Gates 12,000 12,000
Macrocells 560 560
Logic Array Blocks (LABs) 16 35
User I/Os 212 —
Internal Operating Frequency 144.9 MHz —
Pin-to-Pin Propagation Delay (tPD) 10 ns (-10 speed grade) 15 ns
Tension d'alimentation 5.0 V 5.0 V
Process Technology 0.65 µm CMOS EEPROM —
Boîtier 240-pin RQFP (Plastic Quad Flat Pack) RQFP-240 (240-pin Plastic Quad Flat Pack)
Programming Interface JTAG (IEEE 1149.1) - in-system programmable —
I/O Standards Supported 5.0 V TTL/CMOS, 3.3 V PCI-compatible —
Operating Temperature (Commercial) 0 °C to +70 °C —
Lead-Free Finish (N suffix) Yes (Pb-free) —
Statut RoHS ROHS3 Compliant (per fpgalink.com listing) [DATA_NEEDED: RoHS compliance - older Altera RQFP part]
Niveau de sensibilité à l'humidité (MSL) 3 (168 hours) —
Series — MAX 9000
Maximum User I/O Pins — 216
Internal Counter Frequency (fCNT) — 145 MHz
Global Setup Time (tFSU) — [DATA_NEEDED: tFSU for -15 grade]
Clock-to-Output Time (tFCO) — [DATA_NEEDED: tFCO for -15 grade]
Logic Family — CMOS (EEPROM-based)
Programmability — In-system programmable (IEEE 1532/JTAG)
Boundary-Scan Test — JTAG (IEEE 1149.1)
Température de fonctionnement — 0C to +70C (Commercial)
Type de montage — Surface Mount

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis