EPM9560RC240-2 vs EPM9560RC240-10 Comparaison
Comparaison détaillée côte à côte de EPM9560RC240-2 par Altera et EPM9560RC240-10 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM9560RC240-2 | EPM9560RC240-10 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $180,00 | $0,00 |
| Family | MAX 9000 | MAX 9000 |
| Logic Elements | 560 macrocells | — |
| Usable Gates | 12,000 | 12,000 gates |
| Pin-to-Pin Delay | 2 ns (speed grade -2) | — |
| Maximum Frequency | 100 MHz | — |
| Tension d'alimentation | 5 V | 5 V |
| User I/O Count | 212 | — |
| Boîtier | 240-pin RQFP (Metric QFP) | 240-pin RQFP (PowerQuad) |
| Type de montage | Surface Mount | Surface Mount |
| Programming Interface | JTAG (IEEE 1149.1), in-system programmable | — |
| Non-Volatile Configuration | Yes (EEPROM-based) | — |
| Température de fonctionnement | [DATA_NEEDED: commercial/industrial grade] | 0C to +70C (commercial) |
| Statut RoHS | Non-compliant (5V RQFP, pre-RoHS era) | ROHS3 Compliant |
| Lead-Free | No (legacy Sn/Pb process) | — |
| Logic Block Count | [DATA_NEEDED: LAB count] | — |
| Device Type | — | Complex Programmable Logic Device (CPLD) |
| Macro Cells | — | 560 |
| Logic Array Blocks (LABs) | — | 12 |
| Maximum System Frequency | — | 144.9 MHz |
| Pin-to-Pin Propagation Delay | — | 10 ns |
| Technology | — | CMOS EEPROM |
| User I/O Pins | — | 192 |
| Niveau de sensibilité à l'humidité (MSL) | — | 3 (168 Hours) |
| Configuration Memory | — | Non-volatile EEPROM (instant-on) |
| Manufacturer Standard Lead Time | — | 1-7 Days (distributor stock) |