EPM9560RC304-15 vs EPM9560RC304C-3 Comparaison
Comparaison détaillée côte à côte de EPM9560RC304-15 par Altera et EPM9560RC304C-3 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Altera
EPM9560RC304C-3 - MAX 9000 CPLD, 560 Macrocells, 304-Pin RBGGA | Altera
EPM9560RC304C-3 ObsoleteComparaison des spécifications
| Paramètre | EPM9560RC304-15 | EPM9560RC304C-3 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,40 | $95,00 |
| Device Family | MAX 9000 | — |
| Architecture | Multiple Array MatriX (MAX), EEPROM-based | — |
| Macrocells | 560 | — |
| Logic Array Blocks (LABs) | 16 | — |
| User I/O Pins | 212 (maximum) | 212 |
| Propagation Delay (tPD) | 15 ns (combinatorial, pin-to-pin) | — |
| Nombre de broches | 304 | 304 |
| Boîtier | 304-pin RQFP (Plastic Quad Flat Pack) | RBGGA-304 (Ceramic Ball Grid Array) |
| Supply Voltage (VCCINT) | 5.0 V | — |
| I/O Standard | 5.0 V TTL / PCI-compliant | — |
| In-System Programmability | Yes, via IEEE Std. 1149.1 JTAG | — |
| Configuration Memory | On-chip EEPROM (non-volatile) | — |
| Technology Node | High-performance CMOS, EEPROM process | — |
| Température de fonctionnement | [DATA_NEEDED: industrial/commercial temperature grade] | 0 C to +70 C (Commercial) |
| Type de montage | Surface Mount | Surface Mount (BGA) |
| Statut RoHS | [DATA_NEEDED: lead-free / RoHS compliance status] | unknown (legacy part, pre-RoHS era) |
| Family | — | MAX 9000 |
| Device Type | — | CPLD (EPLD) |
| Macrocells (Logic Elements) | — | 560 |
| Usable Gates | — | 12,000 |
| Speed Grade | — | -3 (3 ns pin-to-pin, commercial) |
| Tension d'alimentation | — | 5 V |
| Programmability | — | In-system, non-volatile EEPROM |
| JTAG Support | — | IEEE 1149.1 boundary-scan |
| Logic Blocks | — | Logic Array Blocks (LABs) with PIA interconnect |