EPM9560RI208-15 vs EPM9560RI208-10N Comparaison

Comparaison détaillée côte à côte de EPM9560RI208-15 par Intel et EPM9560RI208-10N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9560RI208-15 EPM9560RI208-10N
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $20,10 $61,75
Family MAX 9000 MAX 9000
Architecture CMOS EEPROM-based Multiple Array MatriX (MAX) CMOS EEPROM-based Multiple Array MatriX (MAX)
Macrocells 560 —
Typical Usable Gates 12,000 —
User I/Os 153 212
Internal Frequency (max) 145 MHz —
Propagation Delay (tPD) 11.4 ns (commercial); 15 ns speed grade —
Logic Family CMOS —
Nombre de broches 208 —
Package Code HFQFP (Power Quad Flat Pack, gull-wing) —
Package Type RQFP-208 —
Supply Voltage (VCC) 5 V nominal (4.5 V to 5.5 V) —
I/O Voltage Support 3.3 V or 5 V multi-volt I/O —
Température de fonctionnement 0 °C to 70 °C (industrial grade; per package suffix R) -40C to +85C (Industrial grade, "RI" suffix)
In-System Programmability Yes (JTAG / IEEE 1149.1) —
Boundary-Scan (JTAG) Compliant —
Configuration Memory On-chip EEPROM (non-volatile) On-chip EEPROM (non-volatile)
Statut RoHS ROHS3 Compliant ROHS3 Compliant (per fpgalink)
Niveau de sensibilité à l'humidité (MSL) 3 (168 hours) —
Device Type — CPLD (Complex Programmable Logic Device)
Usable Gates — 12,000
Macro Cells — 560
Register Bits — 12,160
Pin-to-Pin Delay — 10 ns (speed grade -10)
Maximum Frequency — 100 MHz to 125 MHz
Tension d'alimentation — 5 V
Boîtier — 208-pin RQFP (PQFP)
Programming Method — In-system via IEEE 1149.1 (JTAG)
Niveau MSL — 3 (168 Hours)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis