EPM9560WC208-20 vs EPM9560WC208-15 Comparaison
Comparaison détaillée côte à côte de EPM9560WC208-20 par Altera et EPM9560WC208-15 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Altera
EPM9560WC208-20 - 560-Macrocell CPLD, 23.6ns, PQFP-208 | Intel/Altera
EPM9560WC208-20 Obsolete
Comparaison des spécifications
| Paramètre | EPM9560WC208-20 | EPM9560WC208-15 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $25,80 | $105,00 |
| Family | MAX 9000 | MAX 9000 |
| Device Type | CPLD (EPLD) | EE PLD (Electrically Erasable Programmable Logic Device) |
| Macrocells | 560 | 560 |
| Logic Array Blocks (LABs) | 35 | 35 |
| User I/O Pins | 149 | — |
| Maximum Propagation Delay (tPD) | 23.6 ns | — |
| Boîtier | PQFP-208 (RQFP/WQFP) | 208-pin CQFP (Ceramic Quad Flat Pack) |
| Process Technology | CMOS, EEPROM-based | — |
| Supply Voltage (VCCINT) | 5 V (typical, see datasheet) | — |
| I/O Voltage (VCCIO) | 3.3 V or 5 V (multi-voltage I/O) | — |
| In-System Programmability | Yes, JTAG BST (IEEE 1149.1) | — |
| Pin/Package Suffix | W = power PQFP; -20 = 23.6 ns speed grade | — |
| Température de fonctionnement | Commercial (0C to +70C) [DATA_NEEDED: exact temp grade] | — |
| Type de montage | Surface Mount | Surface Mount |
| Statut RoHS | Non-compliant (legacy PQFP) [DATA_NEEDED: confirm from official doc] | RoHS3 Compliant (per third-party listings) |
| Lead-Free | [DATA_NEEDED] | — |
| Sans halogène | [DATA_NEEDED] | — |
| Niveau MSL | [DATA_NEEDED] | — |
| Technology | — | CMOS |
| Flip-Flops | — | 772 |
| User I/O Pins (max) | — | 149 |
| Fréquence d'horloge maximale | — | 117.6 MHz |
| Propagation Delay (tPD) | — | 16.6 ns |
| Speed Grade | — | -15 |
| Supply Voltage - I/O | — | 3.3 V or 5.0 V (configurable) |
| Terminal Pitch | — | 0.50 mm |
| Programming Interface | — | JTAG (IEEE 1149.1 boundary scan) |