EPM9560WC208-20 vs EPM9560WC208-15C Comparaison

Comparaison détaillée côte à côte de EPM9560WC208-20 par Altera et EPM9560WC208-15C par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9560WC208-20 EPM9560WC208-15C
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $25,80 $178,00
Family MAX 9000 —
Device Type CPLD (EPLD) —
Macrocells 560 560
Logic Array Blocks (LABs) 35 35
User I/O Pins 149 149
Maximum Propagation Delay (tPD) 23.6 ns —
Boîtier PQFP-208 (RQFP/WQFP) CQFP-208 (Ceramic Quad Flat Pack)
Process Technology CMOS, EEPROM-based 0.35 µm CMOS EEPROM
Supply Voltage (VCCINT) 5 V (typical, see datasheet) —
I/O Voltage (VCCIO) 3.3 V or 5 V (multi-voltage I/O) —
In-System Programmability Yes, JTAG BST (IEEE 1149.1) —
Pin/Package Suffix W = power PQFP; -20 = 23.6 ns speed grade —
Température de fonctionnement Commercial (0C to +70C) [DATA_NEEDED: exact temp grade] —
Type de montage Surface Mount Surface Mount
Statut RoHS Non-compliant (legacy PQFP) [DATA_NEEDED: confirm from official doc] ROHS3 Compliant
Lead-Free [DATA_NEEDED] —
Sans halogène [DATA_NEEDED] —
Niveau MSL [DATA_NEEDED] —
Device Family — MAX 9000
Series — EPM9560
Flip-Flops — 772
Tension d'alimentation — 3.3 V or 5 V
Fréquence d'horloge maximale — 117.6 MHz
Pin-to-Pin Propagation Delay (tPD) — 16.6 ns
Terminal Pitch — 0.50 mm
Programming Interface — IEEE 1149.1 JTAG
Operating Temperature Grade — C (Commercial)
MultiVolt I/O — Yes (3.3 V / 5 V tolerant)
Niveau de sensibilité à l'humidité (MSL) — 3 (168 Hours)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis