EPM9560WC208 vs EPM9560RC208-10 Comparaison

Comparaison détaillée côte à côte de EPM9560WC208 par Altera et EPM9560RC208-10 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9560WC208 EPM9560RC208-10
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $125,00 $15,40
Family MAX 9000 MAX 9000
Device Type EE Programmable Logic Device (CPLD) CPLD (Complex Programmable Logic Device)
Macrocells 560 560
Logic Array Blocks (LABs) 35 16
Flip-Flops 772 —
Maximum User I/O 149 —
Fréquence d'horloge maximale 117.6 MHz —
Propagation Delay (tpd, -15 grade) 16.6 ns —
Tension d'alimentation 3.3 V or 5 V —
Process Technology CMOS, electrically erasable 0.30 µm CMOS EEPROM
Boîtier 208-pin CQFP (Ceramic Quad Flat Pack) 208-pin RQFP (Plastic Quad Flat Pack)
Terminal Pitch 0.50 mm —
Type de montage Surface Mount Surface Mount
Programming Interface IEEE 1149.1 JTAG —
Configuration Memory Non-volatile EE (instant-on) EEPROM (in-system programmable via JTAG)
Hot Socketing Support Yes —
Niveau MSL [DATA_NEEDED: MSL level] —
Statut RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: not stated in retrieved distributor listings]
Maximum User I/O Pins — 212 (208-pin package variant)
Usable Gates — 12,000
Pin-to-Pin Delay (tPD) — 10 ns
Maximum Frequency (fMAX) — [DATA_NEEDED: internal toggle frequency in MHz]
Supply Voltage (VCCINT) — 5.0 V
I/O Standards Supported — 5.0 V TTL, 3.3 V LVTTL, 2.5 V (multiVolt I/O)
Température de fonctionnement — 0C to +70C (commercial)
Lead-Free — [DATA_NEEDED: confirm lead-free status -10 suffix is conventional Pb-containing]
Programmability — JTAG (IEEE 1149.1) in-system programming

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis